1. 서 론
국내 자동차 산업에서의 LED 적용은 2000년대 초반, 후미램프, 방향지시램프 등 외장(Exterior) 조명 일부에 채택되며 시작되었고, 2009년에는 헤드램프에 주 광원으로 처음 적용되었다. 이후, 외장 전 영역으로 확대되었고, 최근에는 자동차 실내조명 분야에서도 양산 적용과 기술 개발이 활발히 진행 중이다. 초기에는 저전력(0.5W급 이하) LED가 주로 사용되었으나, 이후 고출력(1W급 이상) 수요 증가에 따라 고전력 LED 사용이 확대되고 있다.
LED는 주로 InGaN(청록/청색), InGaAlP(적색) 계열 반도체로 구성되며, 현재 상용 중인 LED 성능은 약 30~40%의 광 변환 효율을, 나머지 60~70%는 열로 전환된다. 특히, 고전력 LED의 경우, 접합온도 상승은 광 출력, 파장 안정성, 수명 등에 큰 영향을 미치므로 효과적인 열 관리가 필수적이다. 최근, 전기차 확산에 따라 전력효율과 원가 절감을 위해 LDM(LED Driver Module) 전력 제한, LED 수량 축소, 단위 LED 당 전류 증가 설계 추세로 열 관리의 중요성은 더욱 커지고 있다.
차량용을 포함한 일반 LED 조명 시스템은 칩-패키지(1단계), 패키지-PCB(2단계), PCB-히트싱크(3단계)로 구성된 열적 네트워크로 구분된다(Jianbiao Pan, 2013). 1단계는 LED 제조사 중심으로 고내열/방열성 패키지 소재 개선과 ThinGaN(UX:3) 칩 기술 개발(Muna E. Raypah et al., 2018, Berthold Hahn et al., 2014) 및 Die-attach 공정 기술 향상 등으로 방열 성능을 개선해 왔다. 사용자의 개선 중점인 2단계는 솔더 접합부 품질이 열전달 성능 확보의 핵심 이슈이다. 솔더링 공정에서 발생하는 보이드(Void)는 LED를 포함한 MOSFET, IGBT, 쇼트키 다이오드, 반도체 레이저 칩 등 다양한 전력 반도체 패키지에서 불가피하게 나타난다(Ninghui Zhu, 1999). 또한, 2007년 납(Pb) 등 6대 유해물질 제한지침 RoHSⅠ(2002/95/EC) 시행과 대상 확대 추가된 2013년 RoHSⅡ(2011/65/EU)가 발효되면서, 전자업계의 무연납(SAC:SnAgCu) 사용이 의무화되었고, 보이드 발생 빈도와 품질 문제는 더욱 주목받고 있다. 이에 따라, 솔더 보이드의 발생 메커니즘 및 다양한 저감 연구가 이루어졌으며, 주로 재료, 솔더링 공정, 패키지/설계 및 조립 공정 개선 등으로 진행해왔다(OSRAM, 2021, Barbara Dziurdzia et al., 2020). 산업 표준인 IPC-A-610D와 J-STD-001D는 보이드 허용 기준을 25% 미만으로 규정하며, 대체로 보이드 저감에 초점을 둔 연구가 주를 이루었다.
한편, 보이드 허용 기준을 지나치게 엄격하게 적용하기보다, 다양한 사례와 조건에 따라 차별화할 필요가 있다는 연구도 보고되었다(Udo Welzel et al., 2020). 대량 생산에서 보이드 발생이 일정 범위 내에서 필연적이며, 부품 종류 및 사용조건에 따라 보이드의 형태, 크기, 위치가 달라진다. 동일한 보이드 비율이라도 매크로와 마이크로 보이드의 열적 영향은 다르며, 위치 역시 열전달에 중요한 영향을 미친다. 그러나, 실제 제조 현장별로 25% 기준이 열성능과 품질에 미치는 영향을 명확히 판단하기 어려워, 일부는 더 엄격한 기준을 적용하거나 모든 제품에 일괄 적용하기도 한다. 이는 과도한 검사와 비용 증가로 이어질 수 있다는 우려가 있다.
본 연구에서는 패드 크기와 소비전력이 서로 다른 차량용 LED 3종을 대상으로, 보이드 저감 기법이 적용된 양산 수준 SMT 공정으로 샘플을 제작하였다. 이후, 통계 분석을 통해 솔더 커버리지 특성, 보이드 구조와 분포, 그리고 LED 열성능에 미치는 영향을 종합적으로 평가하였다. 본 결과는 차량용 LED 솔더 접합부의 보이드 특성 이해와 적정 허용 기준 설정, 그리고 생산 환경에 맞춘 SMT 공정 관리 기준 수립에 실질적인 참고 자료가 될 것으로 기대된다.
2. 이론적 배경 및 선행 연구
2.1. 솔더 보이드(Solder void)
솔더 보이드(Solder void)는 인쇄회로기판(PCB)과 전자부품 간 전기적/열적/기계적 상호 연결을 저해하는 대표적인 결함으로, 장기 신뢰성을 위협하는 주요 요인으로 알려져 있다. 특징은 JESD217A.01(2022) 및 선행 연구들에 따르면, BGA 타입 접합부에서 발견되는 보이드는 Macrovoids, Planar microvoids, Shrinkage voids, Micro-via voids, IMC microvoids 그리고 Pinhole voids 등 여섯 가지 유형으로 분류된다(Fig 1, Table 1).
차량용 LED 패키지의 경우 BGA와 달리 평면형 금속 리드를 기반으로 접합부가 형성되며, 산업 현장에서는 매크로 및 마이크로 보이드가 주된 관리 대상이 된다. 보통, 직경 100μm 이상을 매크로(Macro), 50μm 미만을 마이크로(Micro) 보이드로 정의하기도 하였으나(Udo Welzel et al., 2020; Martin Kozak et al., 2023), 본 연구에서는 D. Bušek et al.(2016)의 선행 연구에 따라, 100μm 이상은 매크로, 그 미만은 마이크로 보이드로 적용하였다.
보이드는 솔더링 가열 초기에 솔더 페이스트 내 용매와 플럭스 성분이 증발하면서 형성되기 시작한다. 이후 플럭스가 활성화되어 접합 표면과 솔더 입자의 산화물을 제거하는 과정에서 발생한 기체와 PCB 내부에 잔류한 수분 및 잔존 화학물질이 기포 형태로 포획되면서 보이드가 성장한다(Fig 2). 특히, 무연납은 유연납에 비해 표면장력이 높아, 기체가 용융 솔더에서 탈출하기 어려우며 그 결과 보이드 발생 확률이 증가하는 것으로 보고되었다(D. Bušek et al., 2016).
이와 같이 형성된 보이드는 LED 칩에서 기판으로 이어지는 열전달 경로에 직접적인 영향을 미친다. LED 칩에서 발생된 열은 Die-attach와 금속 리드를 거쳐 솔더층을 통해 기판으로 방출되는데, 접합부 내에 크고 작은 보이드가 다수 분포할 경우 Fig 3과 같이 유효 열전도 단면적이 감소하고 열 흐름이 차단된다. 이로 인해 접합부 온도가 상승하고 패키지의 열저항이 증가하게 되며, 장기적으로는 국부적인 Hot spot 발생, 열 피로 누적, 신뢰성 저하 및 파손으로 이어질 수 있다(Carlson et al., 1983; Muna E. Raypah et al., 2019).
2.2. 솔더 보이드의 주요 인자에 대한 선행 연구
솔더 보이드 형성 요인은 크게 재료(Materials), 솔더링 공정(Soldering process), 패키지/설계(PKG/Design), 조립 공정(Assembly process) 등 네 가지 범주로 구분할 수 있으며(Fig 4), 다수의 선행 연구들이 이를 검증하였다.
2.2.1. 재료(Materials)
플럭스 조성과 합금 성분은 보이드 형성에 직접적인 영향을 미친다. Jianbiao Pan(2013)은 SAC305에 저보이드형 플럭스를 적용 시 보이드 비율이 약 5% 감소함을 확인하였고, D. Bušek et al.(2016)은 IEC 플럭스 class 중 ORM1 플럭스와 적정 플럭스 양이 보이드 저감에 효과적임을 보고하였다. 무연납은 매크로, 유연납은 마이크로 보이드 발생이 상대적으로 많이 형성됨을 확인하였다. 합금 조성 측면에서 Barbara Dziurdzia et al.(2020)은 무연납 중에서 Bi 기반 합금과 Sb, Ni, Bi를 첨가한 SAC305가 낮은 보이드 특성을 보여 차세대 무연합금 설계의 방향성을 제시하였고, Maximilian Schmid et al.(2022)은 Ag 함량이 높은 SAC+SbBiNi 합금에서 낮은 보이드 비율(1.5%)을 보여 Ag 함량이 보이드 형성에 민감하게 작용함을 확인하였다. 다만, 진공 리플로우 사용으로 대체로 보이드 수준이 낮았다는 점은 해석에 주의가 필요하다.
2.2.2. 솔더링 공정(Soldering Process)
리플로우 방식과 진공 적용 여부는 보이드 형성의 핵심 인자이다. Barbara Dziurdzia et al.(2017)은 증기(Vapor) 및 대류(Convection) 리플로우 공정에 진공 적용 여부를 결합한 실험에서, 진공-증기 리플로우 방식에서 가장 큰 보이드 저감 효과(Cpk = 1.71)를 보고하였다. Krzysztof Górecki et al.(2018)은 앞선 동일한 연구 조건에 대해 열 임피던스 Zth (t) 평가에서 진공-증기 리플로우 방식(저보이드 솔더 페이스트 적용 포함)이 가장 우수한 열방출 성능임을 확인하였다. Rolf Diehm et al.(2012)은 보이드 저감을 위해 리플로우 방식, 피크 온도, TAL(Time Above Liquidus), 사전 건조 공정 최적화도 주요 인자임을 밝혔고, 특히, 진공 공정은 보이드 억제에 매우 탁월하나, 전해질 커패시터 적용 제한, 고비용 등의 한계를 지적하며, 고압에서 보이드 형성 후 상압에서 제거하는 방식의 압력차 기반 리플로우 시스템을 대안으로 제시하였다.
2.2.3. 패키지/설계(PKG/Design)
패키지 및 PCB 설계 역시 보이드 형성에 큰 영향을 미친다. Rolf Diehm et al.(2012)은 연구에서 PCB 사전 건조가 솔더 페이스트의 수분, 휘발 성분을 제거하여 보이드를 낮추고, X자형 스텐실 개구부는 아웃가스 배출을 용이하게 하여 보이드 감소에 기여함을 보였으며, 무연납은 NiP/Au 마감재에서 가장 낮은 보이드 수준을 나타내는 것을 확인하였다. Martin Kozak et al.(2023)은 솔더 마스크 표면 거칠기 증가 및 스텐실 개구부 수 증가가 아웃가스 배출을 촉진한다고 설명하였다. 그러나, Cree(2023)는 +자형 개구부가 아웃가스를 가두어 보이드를 오히려 증가시킬 수 있음을 지적하며, 개구부 배치 최적화가 필요하다고 강조하였다.
2.2.4. 조립 공정(Assembly process)
조립 단계에서는 솔더 두께와 압력이 중요한 변수로 나타났다. Muna E. Raypah et al.(2019)은 두꺼운 솔더층과 높은 압력이 보이드 저감 및 광/열 성능 향상에 기여함을 확인하였다. Yang Liu et al.(2014)은 Flip-chip LED에서 솔더 두께 20μm 대비 30μm에서 보이드 비율이 현저히 감소(46% → 3%)하며, 전단강도와 방열 성능이 개선됨을 보고하였다.
2.3. 솔더 보이드 관리 기준 관련 선행 연구
전자 및 자동차 산업에서는 일반적으로 IPC-A-610D 및 J-STD-001D 등의 국제 표준을 근거로 보이드 비율을 25% 이하로 제한하며, 일부 OEM은 이를 더 엄격하게 적용하거나 다소 완화된 기준으로 하기도 한다. 그러나, 부품 특성과 보이드 크기, 위치에 따라 일률적인 기준 적용에는 한계가 있다는 지적이 제기되어 왔다. Ninghui Zhu(1999)는 대형 보이드는 열저항에 큰 영향을 주지만, 소형 보이드는 분산될 경우 영향이 미미하다고 보고하였다. Hailong Li et al.(2012)은 유한요소해석(FEA)을 통해 보이드가 열원에서 멀어질수록 열전도에 거의 영향을 주지 않는다는 결과를 제시하였다. 더 나아가 Udo Welzel et al.(2020)은 보이드 비율이 30~35%를 초과해도 열적, 기계적 성능 저하가 발생하지 않는 사례를 보여주며, 과도하게 엄격한 관리 기준이 오히려 조립 신뢰성 향상을 저해할 수 있음을 지적하였다. 따라서, 보이드 관리 기준은 단순한 비율 중심 규제가 아니라, 부품 구조와 적용 환경을 고려한 유연한 접근이 필요하다고 할 수 있다. 아울러, 재료 및 공정 조건 최적화를 포함한 종합적 솔루션이 병행되어야 한다는 점이 선행 연구의 공통된 시사점이다.
3. 실험 방법 및 측정
3.1. 실험 부품(LED, 솔더 페이스트 및 기타 부품)과 제작
3.1.1. 대상 LED
실험에 사용된 LED는 해외 제조사의 차량용 제품으로, 패키지 크기와 정격 전력에 따라 3종으로 분류된다. 소형(약 0.1W)은 S, 중형(약 1W)은 M, 대형(약 3W)은 L로 명명하였으며, 각 LED의 주요 제원은 제조사의 데이터시트를 참고하여 Table 2에 요약하였다. 각 모델별로 동일한 Rank의 LED를 아래의 재료 및 장비를 사용하여 PCB에 조립하였다.
3.1.2. LED 솔더 패드(Solder pad), 스텐실 설계(Stencil design) 및 MCPCB
각 LED에 대한 PCB의 솔더 패드는 해당 LED 데이터시트의 가이드에 따라 스텐실 개구부 수와 크기로 설계 및 제작되었고, 세부사항은 Table 3과 같이 나타내었다. 1W, 3W급의 고출력 LED를 적용하였으므로 모든 LED는 MCPCB(Metal Core PCB)를 사용하여 조립되었으며, 이는 지름 20mm, 두께 1.6mm의 PSR-Cu-Al 소재의 6각형 형태이다. 표준화된 것은 아니지만, 여러 업계에서 기초 특성 평가용으로 사용하는 단일 LED용 단품 PCB이다.
3.1.3. 솔더 페이스트(Solder paste)와 리플로우 공정(Reflow process)
LED 3종의 MCPCB 조립을 위해 사용한 솔더 페이스트는 자동차 업계의 상용 제품 중 하나이며, 해외업체의 SAC 타입 제품이다. 따라서, 무연납을 사용하는 현업 조건에 부합하고, 실제 보이드 형성 및 측정/분석에 실용성이 높다. 이 솔더 페이스트는 Rosin계 플럭스를 적용한 SAC305(Sn96.5/Ag3.0/Cu0.5) 합금이며, 할로겐 함량은 0.5% 미만의 ROL1(J-STD-004) 등급이다. 솔더 분말은 25~36μm 크기를 갖는 Mesh size Type 3(J-STD-005)이며, 젖음성(Wettability)은 솔더 모든 도포 영역에 대해 양호한 젖음성을 보이는 Level 1~2(JIS Z 3284)의 성능을 갖는다.
솔더링 공정은 협력사의 IR 포함 대류 방식의 질소 리플로우 장비를 활용하여 진행하였다. 리플로우 공정은 JEDEC J-STD-020E 규격을 기준으로 평가 및 설정하였으며, 세부 조건은 기밀사항으로 공개하지 않는다. 본 연구에서 적용한 프로파일은 JEDEC 권고 조건 범위 내에서 평가하였고 설정되었다.
3.2. 검사 방법 및 측정
3.2.1. X-ray 검사 및 보이드 측정/분석
X-ray 검사는 외부 전문기관의 ‘자비스 XSCAN-H130-OCT’ 장비를 사용하여 수행하였다. 본 연구는 2D 투과 영상 기반 면적 분석을 채택하였으며, LED 3종에 대해, 각 45장의 X-ray 이미지를 획득하였다(Fig 5). 이미지 분석은 ImageJ 1.54p 소프트웨어를 사용하였다. 촬영 배율을 기준으로 픽셀-길이 보정을 설정한 뒤, 불균일한 배경 명암을 보정하고 영상 대비를 향상하기 위해 Rolling Ball 알고리즘 기반의 배경 제거 등 전처리를 수행하였다. 보이드 분리는 기본적으로 Otsu 또는 Triangle 알고리즘을 적용하였으나, LED 칩 및 wire 간섭으로 인해 히스토그램이 다봉(Multimodal) 구조를 보이는 경우, 사용자 보정 임계값(User-adjusted threshold)을 적용하여 분할 정확도를 보완하였다. 검출된 영역은 후처리(잡영 제거 및 영역 정제)를 거쳐 최종 면적을 산출하였다. 측정은 전체 솔더 패드와 LED 칩 실장 패드(1W, 3W의 경우 Thermal pad 포함)에 대해 각각 수행하였으며, 누적 보이드 비율은 JESD217A.01(2022)에 따라, 식(3-1)로 계산된다.
여기서, 분모는 디자인 패드 면적(패드 외 유출부 제외)을 기준으로 한 것이다.
측정치로부터 보이드 분포의 기술통계 및 모수를 산출하고, 솔더 커버리지(100 - void%)의 평균, 표준편차, 공정 능력지수(Cpk)를 평가하였다. Cpk는 식(3-2)와 같이 정의된다:
본 연구에서는 목표 100% 커버리지와 IPC 허용기준을 반영하여 LSL=75%, USL=125%를 설정하였다. 일반적으로 Cpk ≥ 1이면 공정 가능으로 간주되며(Wang L. W. et al., 2015), 데이터의 정규성은 Shapiro-Wilk 검정을 통해 확인하였다.
3.2.2. 열 임피던스와 구조함수를 이용한 과도 열분석(TTA) 방법
과도 열분석(Thermal Transient Analysis, TTA)은 LED 및 반도체 패키지 내 열전달 경로의 동적 열응답 특성을 평가하는 대표적인 기법이다. 이 방법은 시간에 따른 접합온도 변화와 인가 전력 간의 비율로 정의되는 열 임피던스 Zth (t)에 기반하며, 다음과 같이 표현된다:
여기서 ΔT (t)는 시간에 따른 접합온도 상승분, Pel은 가열 시 인가된 전력이다. 본 연구에서는 JESD51-51A (2022) 표준의 측정 절차를 준용하여 TTA를 수행하였다. 아래 Fig 6은 JESD51-51A(2022)와 Maximilian Schmid et al.(2022)의 연구를 참고하여 TTA 측정 과정과 전기적 회로 개요를 나타낸 것이다.
TTA 측정 과정은 먼저 LED에 정격 전류(Iheat)를 인가하여 일정 시간(theat) 동안 내부 열을 축적한다. 가열시간의 절대 기준은 존재하지 않으며, 패키지의 열용량과 구조에 따라 달라진다. 예로, Maximilian Schmid et al.(2022)은 theat =3s 를 적용한 반면, 일부 반도체 패키징 연구에서는 100ms를 사용하였다. JEDEC 가이드라인은 열적 정상 상태까지 도달할 필요는 없으며, 접합 전압(Vf)이 안정적으로 측정 가능한 조건을 기준으로 삼는다. 가열 종료 직후에는 전류를 감지전류(Isense)로 신속히 전환하여, 냉각 단계로 진입하며, 이 때의 순방향 전압 변화 ΔVf (t)를 측정한다. ΔVf (t)는 사전에 전수 측정된 k-factor(LED 별 Vf-Tj 선형회귀 기울기, 25-55℃ 범위에서 산출)로 보정하여 다음과 같이 접합온도 변화를 계산하였다;
얻어진 ΔTj (t)와 가열 전력을 이용하여 Zth (t)를 계산하며, 감지전류에 의한 전력(Psense)은 일반적으로 무시 가능하다 (Pel = 1W, Isense = 1mA 조건에서 0.3% 미만). 다만, Zth (t)는 누적 응답 특성이 강해 열전달 경로의 개별 층을 구분하기 어려우므로 이를 보완하기 위해, 구조함수(Structure function) 분석을 도입하였다(Maximilian Schmid et al., 2022).
이 함수는 Zth (t)를 로그 시간 축 상에서 미분하여 각 시간 구간의 국부적인 열저항 변화율을 나타내며, 피크 지점은 일반적으로 열 경계층(예: LED 패키지~솔더 접합부, 솔더 접합부~PCB)의 특성을 반영한다. 따라서, 솔더 보이드가 증가하면 해당 경계층에서 열저항이 커져 a (z)peak가 상승하는 경향을 보인다. 본 연구에서는 방열 구조물 (Heat sink)이 없는 소형 MCPCB에 단일 LED 소자를 실장한 경우로, 전체 열용량이 작고 열응답이 빠른 특성을 고려하여, 100ms 가열 및 1mA 의 감지전류 조건으로 TTA를 수행하였다(단, 상대적으로 발열량이 낮은 S는 500 ms 적용). 이는 짧은 시간에서도 충분히 과도 열응답을 확보할 수 있는 구조적 특성에 기반한 선택이다.
3.2.3. 솔더 접합부 온도 측정의 역할과 양산 환경에서의 활용
양산 환경에서는 LED 접합온도(Tj)를 직접 계측하는 것은 고속 샘플링 장치, 펄스 구동 회로, 정밀 보정 절차 등 특수 장비가 요구되므로, 대량 생산 품질 관리 측면에서는 비효율적이다. 이에 비해, 솔더 접합부 온도(Ts)는 비교적 단순한 계측 장비로 측정 가능하며, LED 열 거동을 대표하는 지표로 활용될 수 있다. Ts 는 LED 칩에서 발생한 열이 Die-attach와 솔더 조인트를 통과하여 외부로 방출되기 시작하는 지점의 온도로 정의되며, 이는 Tj → Die - attach → Solder joint → MCPCB → Environment로 이어지는 열 경로 특성을 간접적으로 반영한다.
본 연구에서는 LED 3종을 정격 전류 조건에서 Ts (t)를 측정하였고, LED L의 경우 1A 인가 시 접합부 온도가 120℃를 초과하여, 열전대를 고정시키는 열전도성 접착제가 손상되는 문제가 발생함에 따라 전류를 700mA로 조정하였다. 모든 샘플은 LED 칩 인접 열 패드 부위에 열전대를 부착하였으며, 선행 연구(Cree, 2025, OSRAM, 2024)에서 해당 위치의 온도가 실제 솔더 조인트 온도와 유의미한 차이가 없음을 확인하였다. Ts (t)는 전류 인가 직후 지수적으로 상승하다가 열적 평형 상태에 도달하며, 이는 RC 회로의 커패시터 충전 곡선과 유사한 1차 지수 응답으로 근사화 할 수 있다.
이를 온도 변화량 ΔTs (t)로 표현하면 다음과 같다.
여기서 ΔTs (t) = Ts (t) - Ta, ΔTs, ∞ = Ts, ∞ - Ta이다. 그러나, 실제 LED 패키지는 다층 열전달 구조를 가지므로, 단일 시정수 τ만으로 정확한 기술이 어렵다. 따라서, 보다 정밀한 근사를 위해 다음과 같은 수정 지수 모델을 적용하였다.
여기서, a = ΔTs, ∞, c = 1 τ
여기서, ΔTs, meas (t)는 시간 t에서 실측 온도 변화량이고, ΔTs (t)는 예측 모델이다. 이와 같이, ΔTs 기반 분석은 단일 지수 모델보다 높은 적합도를 확보할 수 있으며, 특히, Zth (t)와 a(z)해석과 병행할 경우, 솔더 접합부~PCB 구간의 열 품질을 정량적으로 평가할 수 있다. 더 나아가 a(z)의 피크(Peak)와 결합 분석을 통해, 열전달 경로별 편차를 규명함으로써, 양산 환경에서 신뢰성 높은 열 특성 평가 체계 구축에 기여할 수 있을 것으로 판단된다.
3.2.4. 솔더 보이드와 열 특성 파라미터 간 상관성 측정 절차
솔더 보이드와 열 특성 파라미터 간의 상관성을 정밀하게 규명하기 위해 다단계 통계적 검증 절차를 적용하였다. LED 패키지의 물리적, 재료적 특성은 비선형적 종속성을 내포할 가능성이 크므로, 단순 Pearson 상관계수만으로는 설명에 한계가 존재한다. 실제로 상관계수가 통계적으로 유의하더라도, 단순 회귀모델의 결정계수(R2) 값이 낮아 설명력이 부족할 수 있다. 따라서, 본 연구에서는 선형 및 비선형 관계를 모두 탐지할 수 있는 계층적 접근법(Hierarchical approach)을 설계하였다(Fig 7).
우선, 변수 쌍의 분포 정규성을 Shapiro-Wilk 검정을 통해 평가하였다. 정규성이 충족되는 경우 Pearson 상관계수 검정을, 정규성이 충족되지 않는 경우 비모수적 방법인 Spearman 순위 상관계수 검정을 적용하였다. Pearson 검정은 두 연속형 변수 간 선형 관계를 평가하는 데 적합하며, Spearman 검정은 변수 순위에 기반하여 단조(monotonic) 관계를 탐지하는 데 유리하다(Patrick Schober et al., 2018). 그러나, 이러한 기본적 상관성 검정만으로는 충분한 설명력이 확보되지 않을 수 있다. 이에 따라, 선형 상관성이 뚜렷하지 않거나 비선형적 종속성이 존재할 가능성이 있는 경우, 정보이론 기반의 Mutual Information(MI) 분석을 수행하였다. MI는 두 확률변수의 결합 분포와 주변 분포의 차이에 기초하여 계산되며, 값이 0에 가까우면 독립, 값이 증가할수록 종속성이 강함을 의미한다. 다만, MI는 모든 형태의 함수적 종속성 강도를 균등하게 반영하는 성질(Equitability)이 부족하다는 한계가 보고된 바 있으며(Kinney & Atwal, 2014), 이를 보완하기 위해 Hoeffding(1948)이 제안한 D 검정을 병행하였다. Hoeffding’s D는 두 변수 간 독립성을 비모수적으로 평가하는 통계량으로, 비단조적(non-monotonic), 불연속적 관계까지 탐지할 수 있는 장점이 있다. 특히, LED 열전달 특성은 보이드의 크기 분포, 패키지 다층 구조, 열 경로의 복잡성 등으로 인해 단순 선형, 단조 관계를 따르지 않을 수 있으므로, Hoeffding’s D는 이러한 잠재적 종속성(Hidden dependency)을 탐지하는 데 효과적이다. 이와 같이, 본 연구는 총 네 가지 통계 검정을 단계적으로 적용하여, 솔더 보이드와 열 특성 파라미터 간 관계의 존재 여부와 특성을 다각도로 평가하였다. 최종 해석은 Table 4에 정리된 수학적 정의 및 해석 기준에 근거하여 수행하였으며, 이러한 다층적 접근은 결과의 통계적 타당성과 신뢰성을 동시에 확보하기 위한 체계적 분석 방법론이라 할 수 있다.
4. 분석 및 결과
4.1. 솔더 커버리지 분석 및 공정능력 평가
대부분의 SMT 조립 라인은 생산 현장의 환경과 여건에 따라, 보이드 발생을 최소화하도록 최적화되어 운영된다. 본 연구에서도 고비용의 특수 장비가 아닌 범용 리플로우 장비와 널리 알려진 보이드 저감 기법을 적용하여 LED 3종을 조립하였다. 이때의 솔더 커버리지 분석 결과는 Table 5에 제시되어 있으며, 모든 샘플이 산업 표준에서 권고하는 보이드 비율 25% 미만을 만족하는 것으로 나타났다. 수집된 샘플 데이터의 모집단의 대표성 검증을 위해 Shapiro-Wilk 검정을 수행한 결과, 3종의 LED 모두 정규성을 만족하였다. 이는 솔더 보이드 분포가 정규 분포를 따른다는 것을 의미하며, SMT 공정 내 솔더 접합부 보이드 형성이 비교적 균일하게 이루어졌음을 시사한다(Barbara Dziurdzia et al., 2020). 샘플 수(n=45)는 통계적 안정성을 확보하기에 충분한 수준으로 판단된다.
정규성이 확보됨에 따라, 솔더 커버리지의 공정능력지수(Cpk)를 산출하여 SMT 공정의 품질 수준을 정량적으로 평가하였다. Fig 8에 나타난 바와 같이, S는 Cpk = 4.1, M은 Cpk = 1.92, L은 Cpk = 2.81로 나타났으며, 모두 공정 가능 기준(Cpk ≥ 1)을 초과하였다. 또한, Cp와 Cpk를 비교한 결과, 공정 분산뿐만 아니라 목표치에 대한 중심도도 양호하게 유지되고 있음을 확인하였다. 이상의 결과는, 본 연구에서 적용한 SMT 공정이 단순한 LED PCB 구조임에도 불구하고 높은 수준의 공정 안정성과 신뢰성을 확보하고 있음을 보여준다. 특히, Cpk분석은 SMT 공정의 기술적 안정성, 작업 숙련도, 그리고 고객 요구 사양 충족을 정량적으로 검증하는 핵심 지표로서, LED 양산 공정의 품질 관리 항목으로 유용하게 활용되고 있다.
4.2. 보이드 측정 및 분석
4.2.1. 보이드 비율(Void area ratio)
다음은 LED 3 종에 대한 보이드 비율 측정/분석 결과이다. Fig 9(a)는 LED 의 솔더 패드 면적에 따른 보이드 발생 비율을 비교한 그래프로, 각 LED 의 보이드 비율을 최소제곱법에 의한 평균으로 나타냈다. X 축은 LED 종류이고, 오른쪽으로 갈수록 크기가 증가한다. 분석 결과, LED S 는 가장 낮은 보이드 비율을 보였고, M 은 가장 높게, L 은 중간 수준을 나타내어 LED 크기 증대가 반드시 보이드 비율 증가로 직결되지 않음을 확인할 수 있었다. 이것은 소형 보이드가 리플로우 과정에서 상호결합(Coalescence)하여 매크로 보이드로 성장하거나, 임계 크기 이상에 도달한 보이드가 솔더 표면으로 배출(Extrusion)되는 현상으로 설명될 수 있다. 이는 Jianbiao Pan(2013)의 보고와 일치하며, 본 연구에서도 동일한 거동이 재현되었다.
특히, 보이드 직경 100μm를 기준으로 매크로(Macro)와 마이크로(Micro) 보이드로 구분하여 분석한 결과, LED 크기가 증가할수록 매크로 보이드 비율은 유의하게 증가한 반면, 마이크로 보이드 비율은 일정 수준을 유지하다가 감소하는 경향을 나타냈다(Fig 9(b)). 이는 전체 보이드 수가 증가하더라도 작은 보이드들이 응집, 성장하여 매크로 보이드로 전환되거나, 외부로 배출됨에 따라 마이크로 보이드의 수가 줄어드는 것으로 해석된다. 따라서, 솔더 패드 면적이 큰 LED 패키지에서는 매크로 보이드의 형성과 배출 거동이 공정 신뢰성 확보의 핵심 요인으로 작용할 가능성이 크며, 이에 대한 정밀한 관리가 요구된다. 또한, Fig 10에서 관찰된 바와 같이 특정 패드 면적에서 매크로 보이드가 외부로 방출되기 위해 필요한 임계 크기(Critical threshold)가 존재할 가능성도 시사된다.
4.2.2. 보이드 직경(Void diameter)과 분포
Fig 10과 Table 7과 같이, 보이드 직경 분포는 LED 3종 모두 우측 꼬리가 긴 비대칭 분포를 보였으며, 대부분은 100μm 미만의 마이크로 보이드이다. 보이드 수는 S(721개), M(2,474개), L(2,469개)과 같고, 평균 직경은 L(69.03μm)이 가장 크고, M(42.11μm)이 가장 작았다. 이는 M에서 보이드 수가 많아 평균이 낮게 나타난 결과로 해석된다. 매크로 보이드의 평균 직경은 L(176.27μm) > M(153.97μm) > S(126.38μm) 순으로 증가한 반면, 마이크로 보이드는 M(33.6μm)이 가장 작았다. Skewness 값은 M(3.11)이 가장 크고, L(2.73), S(1.28) 순으로 나타나, 특히 M에서 작은 보이드가 다수 존재하면서 일부 큰 보이드가 분포를 오른쪽으로 왜곡시킨 양상이 확인되었다. ANOVA 분석은 상대적으로 평균 차이가 작은 마이크로 보이드 직경에 대해 수행하였으며, 그 결과, 세 그룹 간 평균 차이는 통계적으로 매우 유의미하였다(F = 132.46, p < 2.2e-16). 즉, LED 타입에 따라 마이크로 보이드 직경 분포가 뚜렷이 구분됨을 알 수 있다. 종합적으로, LED 크기가 클수록 매크로 보이드는 증가하고, 마이크로 보이드는 일정 수준 이후 감소하는 trade-off 경향이 나타났다. 이는 패드 면적 확대로 일부 작은 보이드가 합쳐져 큰 보이드로 성장하거나 외부로 방출된 결과로 해석된다.
4.3. 보이드에 따른 솔더 접합부 열성능 분석: 미시적 접근
4.3.1. 열 임피던스 Zth (t) 및 구조함수 피크 a (z)peak 측정
Fig 11은 측정 대상 LED S, M, L의 대표적인 Zth (t)와 a(z) 곡선을 나타낸 것이다. Maximilian Schmid et al.(2022)의 분류에 따라 열응답은 (Ⅰ) LED 칩 및 다이 부착 특성이 반영되는 구간(~10ms), (Ⅱ) 솔더 접합부의 성능을 평가할 수 있는 구간(10~100ms), (Ⅲ) PCB 및 외부 열 네트워크로 열이 전달되는 구간(>100ms)으로 구분하였다.
구간 Ⅰ에서는 M과 L이 유사한 거동을 보인 반면, S는 Zth (t) 값이 뚜렷이 높아 열성능이 상대적으로 열악하였다. 이는 S가 접착 접합(Adhesive bonding) 방식으로 제작된 thin-film red 칩을 사용한 반면, M과 L은 유테틱(Eutectic) 공정으로 접합된 ThinGaN(UX:3) blue 칩을 사용한 데 기인한다. 또한, M과 L은 수십 ms 이내에 포화 상태에 도달한 반면, S는 발열량이 작고(0.2W 이하) 열확산 경로가 길어 지속적으로 상승하는 경향을 보였다. 보유 계측기 제한(10,000 points, 최소 간격 700μs)으로 인해 S의 Zth (t→∞) 값 추정에는 제약이 있었다.
측정된 정상상태 열저항은 M이 약 3.17K/W, L이 2.38K/W로 나타났으며, 이는 데이터시트 범위(M: 2.5~4.6K/W, L: 3~4.3K/W)와 대체로 일치하였다. 구조함수 분석에서는 a (z)peak가 S(5.18) ≫ M(2.44) > L(1.72) K/Ws-1으로 나타나, S에서 솔더 계면의 국부 열저항이 가장 크다는 점을 시사하였다.
종합적으로, LED 출력과 패키지 구조에 따라 열저항과 열확산 경로의 차이가 명확히 구분되었으며, a (z)peak가 솔더 접합부의 열 품질을 정량적으로 평가하는 유효한 지표임이 확인되었다. 이후 상관성 분석에서 M과 L에 대해서는 Zth (t)를 활용하였고, S는 Zth (t) 포화에 도달하지 않아 a (z)peak만 사용하였다.
4.3.2. 솔더 보이드와 Zth (t) 및 a (z)peak의 상관분석
다음은 LED 패키지의 솔더 보이드 비율과, 4.3.1 절에서 산출된 열 특성 지표인 Zth (t) 및 a (z)peak 간의 통계적 상관성을 검정한 결과이다. Fig 12의 산점도와 Table 8의 결과에 따르면, LED M은 보이드 비율과 Zth (t) 사이에 약한 양의 상관성이 확인되었다(Spearman ρ=0.5768, p-value < 0.05). 이는 보이드가 많을수록 열저항이 증가하는 경향을 시사한다. 또한, 상호정보량(I ^ r ^
a (z)peak와 보이드 비율의 관계(Fig 13, Table 9)에서도 유사한 양상이 관찰되었다. LED M에서만 두 변수 간 약한 선형 상관(r ^
요약하면 LED M은 보이드 비율과 열 특성, Zth (t) 및 a (z)peak 사이에 일관된 약한 종속성이 존재하였으나, L과 S 에서는 뚜렷한 관계가 확인되지 않았다. 이는 보이드가 상대적으로 많은 경우(M) 열 경로에 민감하게 반영되지만, L과 S는 상대적으로 낮아 솔더 접합부의 열 품질에 영향을 줄 만큼 충분히 크지 않았기 때문으로 해석된다. 다만, LED M의 보이드 비율도 업계 허용치 25% 이하였으므로, 솔더 접합부 열 품질에 상관성은 존재하나 실제 신뢰성 저하로 단정하기는 어렵다.
4.3.3. 솔더 접합부 열성능에 영향을 주는 주요 인자: 열 패드(Thermal Pad)와 매크로 보이드(Macrovoids)
앞의 4.3.2절을 확장하여 솔더 패드별 Anode, Cathode, Thermal pad의 보이드와, 보이드 직경 기준의 매크로 및 마이크로 보이드 비율로 세분화하여 추가 분석하였다. 이는 보이드의 위치와 크기가 열원(chip)으로부터의 열확산 특성, 특히 ΔTs에 미치는 민감한 영향을 보고한 기존 연구(Hailong Li et al., 2012)를 반영한 것이다.
Fig 14의 Pair Plot 분석과 Table 10과 같이 정밀 통계 검정 결과, LED M의 솔더 접합부 열 품질에는 thermal pad에서의 보이드와 매크로 보이드가 주요 인자로 확인되었다. Pearson 상관분석 및 회귀 검정에서 두 인자는 통계적으로 유의한 양의 상관을 보였으며, Mutual Information과 Hoeffding’s D 분석 또한 비선형적 종속성을 시사하였다. 비록 상관 정도는 약한 수준에 머물렀으나, 일관된 유의성이 검증됨에 따라, thermal pad 보이드와 매크로 보이드는 LED 패키지의 열성능 및 신뢰성 확보를 위해 우선적으로 관리해야 할 핵심 변수임이 본 연구를 통해 입증되었다. Fig 14의 Pair Plot 분석과 Table 10과 같이 정밀 통계 검정 결과, LED M의 솔더 접합부 열 품질에는 thermal pad에서의 보이드와 매크로 보이드가 주요 인자로 확인되었다. Pearson 상관분석 및 회귀 검정에서 두 인자는 통계적으로 유의한 양의 상관을 보였으며, Mutual Information과 Hoeffding’s D 분석 또한 비선형적 종속성을 시사하였다. 비록 상관 정도는 약한 수준에 머물렀으나, 일관된 유의성이 검증됨에 따라, thermal pad 보이드와 매크로 보이드는 LED 패키지의 열성능 및 신뢰성 확보를 위해 우선적으로 관리해야 할 핵심 변수임이 본 연구를 통해 입증되었다.
한편, 회귀 분석 결과 상관성은 통계적으로 유의하였으나 결정계수(R2)는 낮게 나타났다. 이는 실제 산업 현장의 데이터가 공정 잡음과 다변량 요인의 영향을 받는 특성상, 단일 요인만으로 전체 변동을 충분히 설명하기 어려운 현실적 현상으로 해석된다. 따라서, 본 연구에서는 절대적 설명력 보다는 변수 간 통계적 유의성과 종속성 검증에 중점을 두었으며, 이러한 한계를 보완하기 위해 계층적 접근법과 다중 검정 기법을 병행하였던 것이다. 이에, thermal pad와 매크로 보이드는 상관, 회귀, MI, D 검정 모두에서 일관된 유의성이 확보되었고 주요 영향 인자로 판단하였다.
4.4. 솔더 보이드에 대한 LED 온도 측정 및 분석: 거시적 접근
4.4.1. 솔더 접합부 온도 측정 및 분석
다음은 솔더 보이드와 양산 품질에서의 LED의 열 특성을 분석한 것으로 LED 3종 샘플에 대해 시간에 따른 ΔTs 변화를 측정하였고, 수정 지수 함수 모델(Modified exponential model)을 적용하여 NLS 방법으로 모수를 추정하였다. Fig 15는 각 LED별 대표 샘플의 측정 곡선과 모델 피팅 결과를 보여주며, 추정된 모수 값은 Table 11에 정리하였다. 분석 결과, 주요 모수인 a(예측된 ΔTs, ∞)와 b는 거의 동일한 값을 나타내었으며, 이는 단순 지수 모델과의 수학적 동등성을 의미한다. 모든 모수는 매우 높은 신뢰 수준(p < 2e-16)에서 추정되어 모델 적합성이 통계적으로 검증되었다. 또한, 모델의 예측 성능을 평가한 MAPE는 S, M, L 각각 0.842%, 0.223%, 0.434%로 모두 1% 미만의 매우 낮은 수준을 보였으며, RMSE 역시 0.5이하로 나타나 데이터와 모델 간 오차가 극히 제한적임을 확인하였다. 이러한 결과는 본 모델이 LED 전력 크기 및 패키지 구조의 차이와 무관하게 LED 열 거동을 설명하고 예측할 수 있음을 뒷받침한다.
4.4.2. 보이드 비율이 ΔTs에 미치는 영향
앞의 4.4.1 절의 결과를 바탕으로, LED 패키지의 보이드 비율과 ΔTs 간의 상관성을 통계적으로 분석하였다. Fig 16의 산점도에서 시각적으로는 LED S와 L은 약한 양의, M은 약한 음의 경향이 관찰되었다. 그러나, Pearson 상관분석(Table 12) 결과, 모든 경우에서 상관계수는 매우 작고, 통계적으로 유의하지 않았다(p > 0.05). 또한, 단순 선형회귀 분석에서도 기울기(b1)가 유의하지 않아, 보이드 비율이 ΔTs에 영향을 주지 않음이 확인되었다. Mutual Information 및 Hoeffiding’s D 검정에서도 동일한 결론이 도출되었다. 따라서, 산업 표준에서 권장하는 25% 미만 범위 내에서는 총 보이드 비율이 LED 정상상태의 열 안정화 온도(ΔTs)에 미치는 영향은 무시할 수준임을 확인하였다. 다만, 미시적 분석 결과(4.3절)에서와 같이 특정 위치, 크기의 보이드는 국부 열저항 증가에 영향을 줄 수 있음을 고려할 필요는 있다.
5. 결 론
본 연구에서는 특수 설비 없이 업계 표준 수준의 SMT 공정을 통해 세 종류의 LED 샘플을 제작하여 솔더 보이드 특성과 열적 거동 간의 관계를 체계적으로 분석하였다. 모든 샘플은 IPC 권고 기준(25% 이하)을 만족하는 솔더 커버리지를 확보하였으며, Cpk≥ 1의 공정능력을 나타내어 양산 조건에서도 보이드 관리가 가능함을 확인하였다. 보이드 특성 분석 결과, 패드 면적이 커질수록 매크로 보이드의 발생이 증가하였고, 이는 작은 보이드가 합쳐져 성장하거나 외부로 배출되는 과정으로 해석된다. 또한, 보이드 직경 분포는 오른쪽으로 긴 꼬리 형태를 보였으며, LED 크기가 커질수록 매크로 보이드의 직경과 빈도가 증가하는 경향을 보였다.
열 특성 분석에서는 Zth (t)와 구조함수 a(z)를 활용하여 보이드가 열전달 경로에 미치는 영향을 평가하였다. 그 결과, 상대적으로 보이드 비율이 높은 LED M에서 thermal pad 및 매크로 보이드가 국부적인 열 병목 저항을 증가시켜 솔더 접합부의 열 품질에 영향을 미치는 주요 요인으로 확인되었다. 그러나 IPC 기준 범위(25% 이하) 내의 총 보이드 비율은 ΔTs와 통계적으로 유의한 상관성을 보이지 않았으며, 이는 보이드가 패키지 전체의 정상상태 열 거동에는 제한적인 영향을 미친다는 점을 시사한다.
종합적으로, 보이드 저감 전략은 전체 보이드 비율보다 특정 위치(예: Thermal pad)와 매크로 보이드의 최소화에 중점을 두는 것이 보다 효과적이며, 제품의 실제 사용 환경을 고려한 관리 기준의 수립이 필요하다. 본 연구는 보이드의 형상 및 분포 특성이 LED 패키지의 열전달 경로에 미치는 영향을 정량적인 통계 분석을 통해 규명한 국내 최초 수준의 사례로, 실험 기반의 열-구조 상관모델을 제시하였다는 점에서 학문적 의의를 가진다. 또한, Mutual Information과 Hoeffding’s D 검정을 포함한 다변량 통계기법을 적용하여 보이드 인자 간 비선형 종속성의 존재를 정량적으로 입증하였으며, 이는 향후 고신뢰성 LED 패키지의 열성능 예측 모델 개발에 활용될 수 있다.
아울러, 본 연구 결과는 차량용 LED와 같이 열적 신뢰성이 중시되는 응용 제품의 SMT 공정 설계, 보이드 품질평가, 공정관리 기준 수립 등 산업적 실무 적용 가능성을 제시한다. 특히, IPC 권고 기준 내에서도 보이드의 공간적 분포와 형태학적 특성이 열성능에 미치는 영향을 규명함으로써, 기존의 단순 면적 비율 중심 관리에서 벗어나 정교한 품질지표 수립의 필요성을 제기하였다. 이러한 성과는 고신뢰성 LED 패키지의 SMT 공정 설계 및 보이드 관리 최적화에 실질적인 기술적 지침으로 활용될 수 있을 것으로 기대된다. 다만, 본 연구는 모든 샘플이 25% 미만의 보이드 비율 조건에 국한되어 있어, 향후에는 이를 초과하는 조건에서의 영향 검증이 필요하며, 장기 신뢰성 평가와 열-기계적 특성(온도 사이클링, 전단 강도 등)과의 연계 분석이 보완되어야 할 것이다.
PDF Links
PubReader
ePub Link
Full text via DOI
Download Citation 
Print 
